第三章LLC 谐振变换器

fdsadfdsid

3.1 LLC的起源LLC的具有优势：

• 在全负载范围内能实现ZVS，且MOSFET的关断电流更小，关断损耗低
• 二次侧取消了滤波电感，有效降低了二极管的电压应力
• 能够实现二次侧整流二极管的ZCS，消除了二极管的反向恢复过程，提高了效率，降低了EMI干扰
• 易于集成谐振电感与主变压器，节省空间
• 可以设计成加大输入电压和负载变化范围
  

3.1.2 两种典型的软开关：零电压开关ZVS和零电流开关ZCS
在谐振之前先普及下软开关中的ZVS和ZCS，案例中涉及的电源拓步用的功率器件为MOSFET。
ZVS开通的时序如图3-1所示，ZVS波形图如下

从图中可以看到，
MOSFET从关断到导通（期间包括了漏源电容放电，体二极管导通，MOSFET缓慢导通等过程）的过程中：MOS漏源电压Vds为零，MOS导通损耗为零。
MOSFET关断时，转换过程中电流和电压仍然维持在较高水平，故存在关断损耗。
ZCS关断时序图和波形如下：

MOS关断前，电流已经降为零，故没有损耗

3.1.3 基本谐振拓补比较
什么是谐振？
从原始定义：是指一个系统中在特定的频率点处振荡从而产生或得到极高的幅值的一种物理现象。

-串联谐振阻抗如下图：
当发生谐振时，电容和电感上的波形相位相反，相互抵消，输入电压完全加在电阻上面，电容和电感串联支路呈短路状态。

在谐振频域分析时，增益一般用dB表示，dB表示的范围很宽，如果用倍数表示，数字会显得很大，对频率相关的数，一般用对数来描述，更加符合习惯。另外一种频率的表达方式是用归一化频率来描述，归一化频率即为工作频率与电流基本谐振频率的比值。
如上图 串联谐振，RLC串联谐振仿真电路结果如下：

在这个例子中，通过对AC信号进行扫频分析，从直流变化到100HZ，看到电路中的电流和电压情况，因为是串联谐振，我们可以比较方便的观察负责RL上的电流和电压。具体仿真参数如下：L1=0.1H，C1=1uH，RL=100Ω，交流输入为幅值为10V的正弦激励。

      可以看到，整个电路中的电流在全频内有一个峰值，此时对应的负载电压也出现了最大值，这个频率即谐振频率，测量到的频率约为506HZ，而理论上计算为503.3HZ，这个差异主要是测量不准确造成。
      在此谐振频率作为输入频率时，LC上的电压相互抵消，形成纯阻抗电路。


串联谐振变换器（SRC）如下：

串联谐振优势如下：

• 谐振网络与负载形成分压网络
• 串联谐振变换器空载运行时，输出电压不受控
• 如果要实现ZVS运行，需要工作在谐振点纸上
• 输入电压越大，越接近谐振频率
• 短路故障很好处理，开路故障比较复杂
  

串联谐振，不同Q值的曲线都发生在谐振频率处，并且增益为1,。开关频率低于谐振频率时，谐振网络的阻抗呈容性，此时MOS能够实现ZCS；

开关频率高于谐振频率时，谐振网络的阻抗呈感性，对MOS，要实现ZVS，变换器就必须工作在频率高于谐振频率的情形下。SRC打的直流增益特性如下：

谐振频率如下：

同时，为了保证轻载时仍能够工作（维持与额定电压相近的水平），开关频率会升高，以此来实现输出电压的稳定。SRC阻抗分享如图3-19所示。

推导如下：

可以看到负载短路时，输出也为零，此拓步天然具有短路保护功能。

负载开路时，V0会接近于源电压，而此时如果要维持输出电压不变的话，我们对上式变换得到如下：

如果要维持输出电压不变，即Z1/Z2为定值，正常工作时，工作频率是高于谐振频率点，系统是感性，负载开路，工作频率需要更高才能维持V0输出稳定。实际上系统工作频率受芯片限制，无法升高。

输入电压越低，越接近谐振频率，输入电压增加，工作频率越高，随着频率升高，谐振腔的阻抗也增加，谐振腔不参与功率转换，如果 阻抗很高，这部分能量在做环流交换（环流交换的能量定义为返回输入胡端的能量），这增加了MOS的电路应力，损耗增大，所以效率不高。

综上，SRC作为降压拓扑是合适的：主要有2个问题 轻载调整率难控，输入电压高，损耗大。

fdsadfdsid

并联谐振变换器PRC：

其基本特点：
负载与谐振电容并联
负载可以空载
ZVS方式，工作频率要高于谐振频率
输入电压越低越接近谐振频率
同样存在高的环流电流，损耗高，PRC等效阻抗较小，导致一次电流很大，MOS导通损耗和关断损耗比SRC要大，即便是轻载或者空载条件下，PRC的输入阻抗依然很小，这种情况仍然无法改善，也是PRC的一个缺陷。
与SRC一样，天然存在保护功能。

把串并联谐振变换器 整合一起编程SPRC：

将负载与谐振腔串联，以减少关断电流环流能量（在高压输入时），同时加入一个并联谐振电容，以实现轻载时负载调整率（这不需要大范围的改变工作频率）。

SPRC有两个谐振频率，但是同样的工作频率需要大于谐振频率才能实现ZVS，但不巧是这2个谐振频率之间是ZCS工作区，这不是期望的。

故SRC，PRC,SPRC这三种结构都不能解决高压输入时的损耗问题，宽范围频率升高，从而导致的高通损耗和开关损耗是三者的致命缺陷。

fdsadfdsid

从LLC到LCC：
为了工作在ZVS模式，可将SPRC（LCC）中的谐振电容用电感替换。半桥LLC谐振的经典原理如下：

在SRC中，只有fs>fr1，MOS才能实现ZVS，
LLC中，工作f≥fr1，和fr1>fs>fr2区域均能实现ZVS。并且在谐振点处，从空载到负载过程，频率几乎没有变化，如下图。

当二次侧整流二极管导通时，变压器一次电压被输出电压钳位，加在励磁电感Lm两端的电压是恒定的。此时电流中只有谐振电感Lr与谐振电容Cr参与谐振，此时振点为fr1。
当二次侧整流二极管都处于关断状态时，变压器一次侧不在被钳位，因此励磁电感将与谐振电感串联参与谐振过程，此时谐振点为fr2。

在这两个频率之间的工作区，则是SRC和PRC的混合。LLC的主要优势是轻载时较窄范围的频率变化，以至于空载时都可以实现ZVS。LLC谐振元器件参数计算比较复杂，若用集成变压器拉设计，漏感比较难控制，集成变压的漏感是用来充当谐振电感的角色，会造成谐振频率跟设计值偏差较大，若用分立的电感，则需要把变压器的漏感也考虑进去。。此外此案有PFM控制方式，会导致空载时一次电流过大，空耗增加，最后LLC动态响应慢，短路保护和开机时刻电流应力比较大。
LLC 中 MOS结构选择
LLC用于半桥和全桥时，功率单元损耗对比如下：

• 半桥上的电流是全桥的2倍，因为半桥电路变压器一次电压为±√2Vdcbus，而全桥式电路变压器一次电压为±Vdcbus，想要输出相同的功率，半桥式电路的输出电流就要是全桥的2倍。但是由于半桥上用的MOS是全桥的一半，虽然电流加倍，损耗是电流二次方关系，就变成4倍，但总体上，MOS损耗是全桥的一半。
• 对于磁性元件（变压器）而言，半桥相对于全桥，只需要一半一次绕组的匝数即可满足相同的电压增益和磁通摆幅，因此一次绕组的阻抗减半，铜损耗却仍然还是全桥的2倍，因为一次电流仍然是二次方关系，所以总体来说铜损仍然还全桥的2倍。
• 那很明显了，在大功率场合，一次电流也比较大，导通损耗占主导的时候，半桥电路已经不太适合了，那需要用全桥电流，因为采用半桥电路，一次测的MOS的电流应力，变压器绕组的线径需要增加很多，成本、体积均不占优势。
  

同样的，推广到输出级，输出级采用全波整流或是桥式整流的电路如下图所示，其采用的器件和损耗对比如下：

全波整流对输出二极管的选择更为严格，其耐压是桥式整流的2倍，但是全波整流只需要2个二极管，桥式整流需要4个，因为每个二极管中通过的平均电流是一样的，所以相对桥式整流，全波整流的二极管总损耗只有其一半大小。

全波整流需要2个1:1的二次绕组，因此变压器直流绕组和桥式整流相比，为2倍。而损耗需要计算再比较。全波整流每一个变压器绕组的电流为桥式整流电流的2倍，故实际总的铜损仍然是桥式整理的一半。

实际上，高压输出应用场合，桥式的优势十分明显，因为二极管额定哪呀可以选择稍微低点。但是在低电压大电流场合，全波整流更常见，因为总的损耗要小于桥式整流，而且可以采用同步整流进一步减少此损耗。而对于变压的绕组损耗，大电流一般采用的是铜带绕制，此损耗也大为降低。